#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re U.S. Patent Application of	)	
•	)	
ANNO et al.	)	۱ <u>۲</u> 🚆 ۱
	· )	~_ <b>=</b> `
Application Number: -To be Assigned	)	
	)	- S
Filed: Concurrently Herewith	· )	£25
	)	§ <b>→</b>
For: LIQUID CRYSTAL DISPLAY DEVICE	)	, Ď

Honorable Assistant Commissioner for Patents
Washington, D.C. 20231

# REQUEST FOR PRIORITY UNDER 35 U.S.C. § 119 AND THE INTERNATIONAL CONVENTION

Sir:

In the matter of the above-captioned application for a United States patent, notice is hereby given that the Applicant claims the priority date of April 12, 2001, the filing date of the corresponding Japanese patent application 2001-113730.

The certified copy of corresponding Japanese patent application 2001-113730 is being submitted herewith. Acknowledgment of receipt of the certified copies is respectfully requested in due course.

Respectfully submitted,

Stapley P. Fisher

Registration Number 24,344

JUAN CARLOS A. MARQUEZ
Registration No. 34,072

REED SMITH LLP

3110 Fairview Park Drive Suite 1400 Falls Church, Virginia 22042 (703) 641-4200 March 19, 2002





別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2001年 4月12日

出願番号

Application Number:

特願2001-113730

[ ST.10/C ]:


[JP2001-113730]


出 願 人
Applicant(s):

株式会社日立製作所

2002年 2月22日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

330100078

【あて先】

特許庁長官殿

【国際特許分類】

G02F 1/133

【発明者】

【住所又は居所】

千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】

阿武 恒一

【発明者】

【住所又は居所】

千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】

早田 浩子

【発明者】

【住所又は居所】

千葉県茂原市早野3300番地 株式会社日立製作所

ディスプレイグループ内

【氏名】

佐々木 亨

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【代理人】

【識別番号】

100083552

【弁理士】

【氏名又は名称】

秋田 収喜

【電話番号】

03-3893-6221

【手数料の表示】

【予納台帳番号】

014579

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】


図面 1

【物件名】

要約書 1

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 液晶表示装置

【特許請求の範囲】

【請求項1】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とする液晶表示装置。

【請求項2】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、


この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とする液晶表示装置。

【請求項3】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成



された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順 次積層されて形成され、

前記第1画素電極と材料層の合計膜厚とゲート信号線の層厚はそれぞれ100 nm以下に設定されていることを特徴とする液晶表示装置。

【請求項4】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域と して形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走 査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して 一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第 1 および第2の画素電極とを備え、


前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と材料層の合計膜厚とゲート信号線の層厚の差は0.1 μm 以下に設定されていることを特徴とする液晶表示装置。

【請求項5】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1 および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、この第1画素電極と接続され前記光反射部の大部分に形成された前記薄膜トランジスタのソース電極の延在層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成され前記絶縁層に形成されたコンタクトホールを介して前記ソース電極と接続された反射膜を兼ねる第2画素電極とが順次積層されて形



成されていることを特徴とする液晶表示装置。

【請求項6】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、この第1画素電極と接続され前記光反射部の大部分に形成された前記薄膜トランジスタのソース電極の延在層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成され前記絶縁層に形成されたコンタクトホールを介して前記ソース電極と接続された反射膜を兼ねる第2画素電極とが順次積層されて形成され、


前記第1画素電極と前記ソース電極の延在層の合計膜厚とゲート信号線の層厚の差は0.1μm以下に設定されていることを特徴とする液晶表示装置。

【請求項7】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第2画素電極は前記一対のゲート信号線のうち他方のゲート信号線に重畳 されて形成されていることを特徴とする液晶表示装置。



【請求項8】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されているとともに、


前記第2画素電極は前記一対のゲート信号線のうち他方のゲート信号線に重畳されて形成され、光反射部における第2画素電極の基板に対する高さと前記他方のゲート信号線に重畳されて形成された第2画素電極の基板に対する高さの差を0.1 μ m以下にするための高さ調整材料が前記光反射部および他方のゲート信号線上の少なくともいずれか一方に介在されていることを特徴とする液晶表示装置。

【請求項9】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光反射部および前記光透過部に形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とする液晶表示装置。

【請求項10】 液晶を介して対向配置される基板のうち一方の基板の液晶



側の面に光反射部と光透過部に区分された画素領域を備え、

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光反射部および前記光透過部に形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と材料層との合計膜厚とゲート信号線の層厚との差は0.1 μm以下に設定されていることを特徴とする液晶表示装置。

#### 【発明の詳細な説明】

[0 0 0 1]

#### 【発明の属する技術分野】

本発明は液晶表示装置に係り、いわゆる部分透過型のアクティブ・マトリクス型の液晶表示装置に関する。

[0002]

#### 【従来の技術】

アクティブ・マトリクス方式の液晶表示装置は、液晶を介して対向配置された透明基板のうち一方の透明基板の液晶側の面に、そのx方向に延在しy方向に並設されるゲート信号線とy方向に延在しx方向に並設されるドレイン信号線とが形成され、これら各信号線に囲まれた領域を画素領域としている。

[0003]

各画素領域には、片側のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの映像信号が供給される画素電極とが形成されている。

[0004]

また、このような液晶表示装置において、部分透過型と称されるものは、各画





素領域において、背面側に配置されたバックライトからの光が透過できる領域である光透過部と、太陽等の外来光が反射される領域である光反射部とを備えるように構成されている。

[0005]

光透過部は透光性の導電層によって画素電極を構成する領域として形成され、 光反射部は光反射機能を有する非透光性の導電層によって画素電極を構成する領域として形成されるようになっている。

[0006]

【発明が解決しようとする課題】

しかしながら、このような構成からなる液晶表示装置は、特に、光反射モード として使用される場合に表示のコントラストが大幅に低減してしまうことが指摘 されるに至った。

[0007]

この原因を追求した結果、光反射部の部分に形成された画素電極は非透光性の 導電層であるため、該画素電極の下層側に容量素子等を形成する場合が多く、これにより反射膜を兼ねる画素電極の基板に対する高さに差が生じてしまうことが 理由となることが判明した。

[0008]

反射膜の高さが異なることはそれらの部分において液晶の層厚が異なることになり、これが原因してコントラストの低下を招いてしまうからである。

たとえば、反射膜の高さに 0. 2 μ mの差が生じている場合、コントラストは 半減してしまうという実験結果が得られている。


[0009]

本発明は、このような事情に基づいてなされたもので、その目的は、コントラストを良好にさせた液晶表示装置を提供することにある。

[0010]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、以下のとおりである。





手段1.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とするものである。

[0011]

手段2.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、


前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とするものである。

[0012]

手段3.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走





査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して 一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第 1 および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と材料層の合計膜厚とゲート信号線の層厚はそれぞれ100 nm以下に設定されていることを特徴とするものである。

[0013]

手段4.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、


前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と材料層の合計膜厚とゲート信号線の層厚の差は 0. 1 μ m 以下に設定されていることを特徴とするものである。

[0014]

手段5.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え





この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、この第1画素電極と接続され前記光反射部の大部分に形成された前記薄膜トランジスタのソース電極の延在層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成され前記絶縁層に形成されたコンタクトホールを介して前記ソース電極と接続された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とするものである。

[0015]

手段6.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、この第1画素電極と接続され前記光反射部の大部分に形成された前記薄膜トランジスタのソース電極の延在層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成され前記絶縁層に形成されたコンタクトホールを介して前記ソース電極と接続された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と前記ソース電極の延在層の合計膜厚とゲート信号線の層厚



の差は 0. 1 μ m以下に設定されていることを特徴とするものである。

[0016]

手段7.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第2画素電極は前記一対のゲート信号線のうち他方のゲート信号線に重畳 されて形成されていることを特徴とするものである。


[0017]

手段8.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成





された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順 次積層されて形成されているとともに、

前記第2画素電極は前記一対のゲート信号線のうち他方のゲート信号線に重畳されて形成され、光反射部における第2画素電極の基板に対する高さと前記他方のゲート信号線に重畳されて形成された第2画素電極の基板に対する高さの差を0.1 μ m以下にするための高さ調整材料が前記光反射部および他方のゲート信号線上の少なくともいずれか一方に介在されていることを特徴とするものである

[0018]

手段9.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第1および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光反射部および前記光透過部に形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されていることを特徴とするものである。

[0019]

手段10.

本発明による液晶表示装置は、たとえば、液晶を介して対向配置される基板のうち一方の基板の液晶側の面に光反射部と光透過部に区分された画素領域を備え

この画素領域は一対のゲート信号線と一対のドレイン信号線に囲まれた領域として形成され、かつ前記一対のゲート信号線のうち一方のゲート信号線からの走



査信号によって作動される薄膜トランジスタと、この薄膜トランジスタを介して 一対のドレイン信号線のうち一方のドレイン信号からの映像信号が供給される第 1 および第2の画素電極とを備え、

前記画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光反射部および前記光透過部に形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成され、

前記第1画素電極と材料層との合計膜厚とゲート信号線の層厚との差は0.1 μm以下に設定されていることを特徴とするものである。

[0020]

#### 【発明の実施の形態】

以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。

#### 《全体の等価回路》

図2は、本発明による液晶表示装置の全体の等価回路の一実施例を示す平面図である。

[0021]

同図において、液晶を介して互いに対向配置される一対の透明基板SUB1、 SUB2があり、該液晶は一方の透明基板SUB1に対する他方の透明基板SU B2の固定を兼ねるシール材SLによって封入されている。

[0022]


シール材SLによって囲まれた前記一方の透明基板SUB1の液晶側の面には、そのx方向に延在しy方向に並設されたゲート信号線GLとy方向に延在しy方向に並設されたドレイン信号線DLとが形成されている。

[0023]

各ゲート信号線GLと各ドレイン信号線DLとで囲まれた領域は画素領域を構成するとともに、これら各画素領域のマトリクス状の集合体は液晶表示部ARを構成するようになっている。

[0024]

各画素領域には、その片側のゲート信号線GLからの走査信号によって作動さ





れる薄膜トランジスタTFTと、この薄膜トランジスタTFTを介して片側のドレイン信号線DLからの映像信号が供給される画素電極PXが形成されている。

[0025]

この画素電極PXは前記薄膜トランジスタTFTを駆動させるためのゲート信号線GLとは異なる他のゲート信号線GLとの間に容量素子Caddを構成するようになっており、この容量素子Caddによって、該画素電極PXに供給された映像信号を比較的長く蓄積させるようになっている。

[0026]

この画素電極PXは、他方の透明基板側SUB2に各画素領域に共通に形成された対向電極CTとの間に電界を発生させ、この電界によって液晶の光透過率を制御させるようになっている。

[0027]

前記ゲート信号線GLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は垂直走査駆動回路Vの出力端子が接続される端子を構成するようになっている。また、前記垂直走査駆動回路Vの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。

[0028]

垂直走査駆動回路Vは複数個の半導体装置からなり、互いに隣接する複数のゲート信号線GLどおしがグループ化され、これら各グループ毎に一個の半導体装置があてがわれるようになっている。

[0029]

同様に、前記ドレイン信号線DLのそれぞれの一端は前記シール材SLを超えて延在され、その延在端は映像信号駆動回路Heの出力端子が接続される端子を構成するようになっている。また、前記映像信号駆動回路Heの入力端子は液晶表示装置の外部に配置されたプリント基板からの信号が入力されるようになっている。

[0030]

この映像信号駆動回路Heも複数個の半導体装置からなり、互いに隣接する複数のドレイン信号線DLどおしがグループ化され、これら各グループ毎に一個の



半導体装置があてがわれるようになっている。

前記各ゲート信号線GLは、前記垂直走査回路Vからの走査信号によってその 一つが順次選択されるようになっている。

[0031]

また、前記各ドレイン信号線Heは、前記映像信号駆動回路Heによって、前記ゲート信号線GLの選択のタイミングに合わせて、映像信号が供給されるようになっている。

[0032]

このように構成された液晶表示装置の背面にはバックライトBLが配置され、 該液晶表示装置を透過型のモードとして使用する場合にはその光源を点灯させる ようになっている。

[0033]

なお、前記垂直走査回路Vおよび映像信号駆動回路Heはそれぞれ透明基板SUB1に搭載された構成としたものであるが、これに限定されることはなく透明基板SUB1に対して外付けされていてもよいことはもちろんである。

[0034]

#### 《画素の構成》

図1は、前記画素領域の一実施例を示す平面図である。同図はカラー用の画素としてR、G、B用の各画素が示されているが、それらはカラーフィルタの色が 異なるのみでそれ以外は同様の構成となっている。


[0035]

以下の説明では、この3つの画素のうち1つの画素に着目して説明をする。なお、同図におけるIIIーIII線における断面を図3に示している。

[0036]

同図において、透明基板SUB1の液晶側の面に、まず、x方向に延在しy方向に並設される一対のゲート信号線GLが形成されている。このゲート信号線GLはたとえばA1(アルミニゥム)からなりその表面は陽極酸化膜AOFが形成されている。

[0037]





これらゲート信号線GLは後述の一対のドレイン信号線DLとともに矩形状の 領域を囲むようになっており、この領域を画素領域として構成するようになって いる。

[0038]

そして、この画素領域の僅かながらの周辺を除く中央部にはたとえばITO(Indium-Tin-Oxide)膜のような透光性の画素電極PX1が形成されている。

[0039]

この画素電極PX1は画素領域のうちバックライトBLからの光が透過できる 領域において画素電極として機能するもので、後述する反射電極を兼ねる画素電 極PX2とは区別されるものである。

[0040]

このようにゲート信号線GL、画素電極PX1が形成された透明基板SUB1の表面にはたとえばSiN(窒化シリコン)からなる絶縁膜GIが形成されている。この絶縁膜GIは薄膜トランジスタTFTの形成領域(ゲート信号線GLの一部領域)およびその近傍のゲート信号線GLとドレイン信号線DLとの交差部に及んで形成されている。

[0041]

薄膜トランジスタTFTの形成領域に形成された絶縁膜GIは該薄膜トランジスタTFTのゲート絶縁膜としての機能を、ゲート信号線GLとドレイン信号線DLとの交差部に形成された絶縁膜GIは層間絶縁膜としての機能を有するようになっている。

[0042]

そして、この絶縁膜の表面に非晶質(アモルファス)のSi(シリコン)からなる半導体層ASが形成されている。

[0043]

この半導体層ASは、薄膜トランジスタTFTのそれであって、その上面にドレイン電極SD1およびソース電極SD2を形成することにより、ゲート信号線GLの一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。



#### [0044]

なお、前記半導体層ASはゲート信号線GLのドレイン信号線DLとの交差部にも延在されて形成され、これによりそれら各信号線の層間絶縁膜としての機能を前記絶縁膜GIとともに強化している。

#### [0045]

また、図3では明確化されていないが、前記半導体層ASの表面であって前記ドレイン電極SD1およびソース電極SD2との界面には高濃度の不純物(たとえば燐)がドープされた半導体層が形成され、この半導体層によってコンタクト層d0を構成するようになっている。

#### [0046]

前記ドイレン電極SD1およびソース電極SD2は、たとえばドレイン信号線 DLの形成の際に同時に形成されるようになっている。

#### [0047]

すなわち、y方向に延在されx方向に並設されるドレイン信号線DLが形成され、その一部が前記半導体層ASの上面にまで延在されてドレイン電極SD1が形成され、また、このドレイン電極SD1と薄膜トランジスタTFTのチャネル長分だけ離間されてソース電極SD2が形成されている。

このドレイン信号線DLはたとえばCrとAlの順次積層体から構成されている。

#### [0048]

ソース電極SD2は半導体層AS面から画素領域側へ至るようにして若干延在 されて前記画素電極PX1との電気的接続が図れるともに、後述の反射電極を兼 ねる画素電極PX2との接続を図るためのコンタクト部が形成されている。

#### [0049]

ここで、このソース電極SD2の延在部は、上述のように前記画素電極PX1 およびPX2との接続を図らんとする機能ばかりでなく、光反射部(後述の画素 電極PX2が形成される領域)において、該画素電極PX2に段差による高低差 が大幅にでないように、該光反射部の大部分の領域にまで及んで形成されている

[0050]

すなわち、前記ソース電極SD2の延在部を前記画素電極PX1およびPX2との接続を図る機能をもたせるのみとした場合、該延在部をコンタクト部として形成すればよく、その延在部も比較的短いものとなる。すると、その延在部の周辺の段差が後述の反射電極を兼ねる画素電極PX2を形成する面(後述する保護膜PSVの上面)に顕在化され、該画素電極PX2の面にも段差が形成されることになる。

[0051]

また、本実施例のような構成とすることによって、前記ソース電極SD2の延在部は比較的面積の大きな領域を占め、このことは、その辺が比較的長くなることを意味する。

[0052]

このため、液晶表示装置の製造において、該画素電極PX2の近傍にごみ等の 不純物が残存しにくくなり、該不純物による弊害を除去できることになる。

[0053]


ちなみに、コンタクト部としての機能を有する薄膜トランジスタTFTのゲート電極の場合、該コンタクト部の面積は小さく、その辺もフォトリソグラフィ技術による選択エッチングによって若干複雑な形成となり、そこにごみ等の不純物が残存してコンタクト部としての機能を損なわせる場合が往々にして生じていた

[0054]

このようにドイレン信号線DL、薄膜トランジスタTFTのドレイン電極SD 1およびソース電極SD2が形成された透明基板SUB1の表面にはたとえばS iNからなる保護膜PSVが形成されている。この保護膜PSVは前記薄膜トラ ンジスタTFTの液晶との直接の接触を回避する層で、該薄膜トランジスタTF Tの特性劣化を防止せんとするものである。

[0055]

そして、この保護膜PSVには、画素領域において光透過部とする部分において開口部OMが形成され、この開口部OMには透光性の前記画素電極PX1が露





出されるようになっている。この画素電極PX1が露出されている保護膜PSVの開口部OMは光透過部となる領域で、画素領域において前記光反射部の領域と区分けされた領域となっている。

[0056].

また、保護膜PSVには、たとえば該開口部OMの形成と同時に形成されるコンタクトホールCHが形成され、このコンタクトホールCHには薄膜トランジスタTFTの前記ソース電極SD2の一部が露出されるようになっている。

[0057]

保護膜の上面には反射電極を兼ねる画素電極PX2が形成されている。この画素電極はたとえばCrおよびA1の順次積層体からなる非透光性の導電膜から構成されている。

[0058]

この画素電極PX2は前記保護膜PSVの開口部OMが形成された領域を回避 して画素領域の大部分を占めるようにして形成されている。

そして、その一部が前記保護膜PSVの一部に形成されたコンタクトホールC Hを通して薄膜トランジスタTFTのソース電極SD2に電気的に接続されている。

[0059]

また、この画素電極PX2は、前記薄膜トランジスタTFTを駆動させるゲート信号線GLとは異なる他の隣接するゲート信号線GLに重畳されるまで延在されて形成され、この部分において前記保護膜PSVを誘電体膜とする容量素子Caddが形成されている。

[0060]

そして、このように画素電極PX2が形成された透明基板SUB1の上面には 該画素電極PX2等をも被って配向膜(図示せず)が形成されている。この配向 膜は液晶LCと直接に当接する膜で、その表面に形成されたラビングによって該 液晶の分子の初期配向方向を決定づけるようになっている。

[0061]

このように構成された透明基板SUB1に、液晶LCを介して透明基板SUB

2が対向配置され、この透明基板SUB2の液晶側の面には、その各画素領域を画するようにしてブラックマトリクスBMが形成されている。すなわち、少なくとも液晶表示部ARに形成されたブラックマトリクスBMは各画素領域の周辺部を残す領域に開口が形成されたパターンをなし、これにより表示のコントラストの向上を図っている。

[0062]

また、このブラックマトリクスBMは透明基板SUB1側の薄膜トランジスタ TFTを充分被うようにして形成され、該薄膜トランジスタTFTへの外来光の 照射を妨げることによって該薄膜トランジスタTFTの特性劣化を回避するよう になっている。このブラックマトリクスBMはたとえば黒色顔料が含有された樹 脂膜で構成されている。

[0063]

ブラックマトリクスBMが形成された透明基板SUB2の面には該ブラックマトリクスBMの開口を被ってカラーフィルタFILが形成されている。このカラーフィルタはたとえば赤(R)、緑(G)、青(B)の各色のフィルタからなり、 y 方向に並設される各画素領域群にたとえば赤色のフィルタが共通に形成され、 該画素領域群に x 方向に順次隣接する画素領域群に共通に赤(R)色、緑(G)色、青(B)色、赤(R)色、……、というような配列で形成されている。これら各フィルタはその色に対応する顔料が含有された樹脂膜で構成されている。


[0064]

ブラックマトリクスBMおよびカラーフィルタFILが形成された透明基板S UB2の表面にはこれらブラックマトリクスBMおよびカラーフィルタFILを も被って平坦化膜OCが形成されている。この平坦化膜OCは塗布によって形成 できる樹脂膜からなり、前記ブラックマトリクスBMおよびカラーフィルタFI Lの形成によって顕在化する段差をなくすために設けられる。

[0065]

この平坦膜OCの上面には、たとえばITO膜からなる透光性の導電膜が形成され、この導電膜によって各画素領域に共通の対向電極CTが形成されている。

[0066]



[0067]

このように形成された液晶表示装置は、薄膜トランジスタTFTのソース電極 SD2が画素領域の光反射部に相当する領域に及んで延在されて形成されている

このため、この光反射部に保護膜PSVを介して形成する画素電極PX2は、 段差による高低差のない平坦な形状で形成されることになる。

[0068]

このことは、光反射部において、液晶の層厚は均一になり、このばらつきによって発生するコントラストの低減を大幅に抑制できるようになる。

[0069]

また、光反射部とは言えないが、容量素子Caddが形成される部分における 画素電極PX2の透明基板SUB1に対する高さは、光反射部における画素電極 PX2の透明基板SUB1に対する高さとほぼ等しくすることができる。

[0070]

容量素子Caddが形成されている部分は、ブラックマトリクスBMによって 覆われる部分となっているが、該ブラックマトリクスBMの開口部内の該容量素 子Caddに近接する部分において、前記画素電極PX2の透明基板SUB1に 対する高さの相違による影響がでるのを防止することができるようになる。

[0071]

このことから、ゲート信号線GLの層厚および画素電極PX1と薄膜トランジスタTFTのソース電極SD2の合計した層厚をそれぞれ100nm以下に設定することによって、画素電極PX2の透明基板SUB1に対する高さのばらつきを小さく抑制することができる。

[0072]

そして、ゲート信号線GLの層厚および画素電極PX1と薄膜トランジスタT FTのソース電板SD2の合計した層厚との差を0.1μm以下に設定すること により、画素電極 P X 2 の透明基板 S U B 1 に対する高さのばらつきを 0.  $1\mu$  m以下に設定することができる。

[0073]

これにより、画素領域の光反射部において液晶LCの層厚をほぼ均一にできる ことから、コントラストの低減を抑制することができる。

[0074]

なお、上述した実施例では、薄膜トランジスタTFTのソース電極SD2を光 反射部の領域に充分延在させることによって、その上方に形成する画素電極PX 2の段差の発生を回避せんとしたものである。

[0075]

しかし、前記ソース電極 S D 2 と電気的 (あるいは物理的) に分離された他の 材料層を用いることによって上述したと同様の効果をもたらすようにしてもよい ことはいうまでもない。

[0076]

この場合、薄膜トランジスタTFTのソース電極SD2とは無関係に、該材料層の膜厚を設定できるので、画素電極PX2の平坦化を達成しやすいという効果を奏する。

[0077]

#### 《製造方法》

以下、上述した液晶表示装置のうち透明基板 S U B 1 側の構成の製造方法の一 実施例を図4を用いて説明する。

[0078]

工程1. (図4 (a))

透明基板SUB1を用意し、その主表面(液晶側の面)にたとえばスパッタリング法でA1を膜厚約260nmで形成し、これをフォトリソグラフィ技術による選択エッチングをし、ゲート信号線GLを形成する。

[0079]

そして、このゲート信号線GLを酒石酸溶液中で陽極酸化することにより、その表面に陽極酸化膜AOFを形成する。この陽極酸化膜AOFの膜厚としては約

154 n mが適当である。

[0080]

工程2. (図4(b))

ゲート信号線GLが形成された透明基板SUB1の主表面にたとえばITO(Indium-Tin-Oxide)膜からなる透光性の導電膜を形成し、これをフォトリソグラフィ技術による選択エッチングをし、画素電極PX1を形成する。

[0081]

工程3. (図4 (c))

画素電極 PX1 が形成された透明基板 SUB1 の主表面にたとえば CVD 法により SiN からなる絶縁膜を膜厚約 240 n mで形成する。そして、同様の方法で非晶質シリコン層を膜厚約 200 n mで形成した後、さらに、燐(P)をドープした  $n^+$ 型の非晶質シリコン層を膜厚約 35 n mで形成する。

[0082]

そして、フォトリソグラフィ技術による選択エッチングをし、前記半導体層および絶縁膜を一括エッチングして絶縁膜GIおよび半導体層ASを形成する。この場合のエッチングとしては、六フッ化硫黄ガスを用いたドライエッチングが適当である。

[0083]

この場合、非晶質シリコンの方が絶縁膜よりもエッチング速度が大きいことから、前記絶縁膜GIの輪郭を構成する辺に約4°の順テーパが、前記半導体層ASの輪郭を構成する辺に約70°の順テーパが形成されるようになる。

[0084]

工程4、(図4(d))

絶縁膜GIおよび半導体層ASが形成された透明基板SUB1の主表面にたとえばスパッタリング法によりCr層およびA1層を順次形成する。この場合、Cr層の膜厚を30nmにA1層の膜厚を200nmとするのが適当である。

[0085]

その後、フォトリソグラフィ技術による選択エッチングをし、二層構造からなるドレイン信号線DL、薄膜トランジスタTFTのドレイン電極SD1およびソ

ース電極SD2を形成する。

この場合、A1のエッチング液としては燐酸、塩酸、および硝酸の混合溶液が 、Crのエッチング液としては硝酸第二セリウムアンモニウム溶液が適当である

[0086]

そして、パターン化された薄膜トランジスタTFTのドレイン電極SD1およびソース電極SD2をマスクとして、これから露出された半導体層ASの表面の n<sup>+</sup>型の非晶質シリコン層をエッチングする。この場合のエッチング液としては 六フッ化硫黄ガスを用いたドライエッチングが適当である。

[0087]

工程5. (図4 (e))

ドレイン信号線DL、薄膜トランジスタTFTのドレイン電極SD1およびソース電極SD2が形成された透明基板SUB1の主表面に、たとえばCVD法を用いてSiNを膜厚約600nmで形成し、これをフォトリソグラフィ技術による選択エッチングをし保護膜PSVを形成する。

[0088]

このエッチングの際には、前記薄膜トランジスタTFTのソース電極SD2の 延在部の一部を露出させるためのコンタクトホールCHを同時に形成する。

[0089]

工程 6. (図4 (f))

保護膜PSVが形成された透明基板SUB1の主表面に、たとえばスパッタリング法を用いてCr層およびA1層を順次形成し、これをフォトリソグラフィ技術による選択エッチングをし、反射電極を兼ねる画素電極PX2を形成する。

[0090]

この場合、A1のエッチング液としては燐酸、塩酸、および硝酸の混合溶液が、Crのエッチング液としては硝酸第二セリウムアンモニウム溶液が適当である

[0091]

この場合の画素電極PX2は画素領域の約半分の領域を占めるように開口が形

成される。

[0092]

その後、該画素電極PX2の開口から露出された保護膜PSVの部分に開口を 形成し、図3に示すように画素電極PX1を露出させ、この部分を光透過部とす る。

[0093]

なお、画素電極PX2としてCr層およびA1層を順次形成する代わりに、Mo合金とA1を順次形成するか、Mo合金とA1合金を順次形成する構成としてもよい。Mo合金としてはMoCrが好ましい。この場合には一度にエッチングできるという効果を有する。

[0094]

実施例2.

図5は、本発明による液晶表示装置の他の実施例を示す構成図で、図1に対応 した図となっている。

[0095]

図1の場合と異なる部分は、光反射部および容量素子Caddが形成されている部分に高さ調整用の材料層DMLが形成されていることにある。

これにより、それらの各部分において透明基板 S U B 1 に対するそれぞれの画素電板 P X 2 の高さの差を 0. 1 μ m以下に設定することができる。

[0096]

このことから、前記高さ調整用の材料層DM1は、図5に示したように、光反射部および容量素子Caddが形成されている部分にそれぞれ形成する必要はなく、そのうちのいずれか一方に形成するようにしてもよいことはもちろんである

[0097]

実施例3.

図6は、本発明による液晶表示装置の他の実施例を示す構成図で、図1に対応 した図となっている。

[0098]

図1と異なる構成は、画素電極PX2の上面にさらにたとえばSiNからなる保護膜PSV2を形成していることにあり、保護膜PSV、PSV2とも開口部OMを設けていない構成となっている。

[0099]

実施例4.

図7は、本発明による液晶表示装置の他の実施例を示す構成図で、図6に対応 した図となっている。

[0100]

図6の場合と異なる部分は保護膜PSV、PSV2にあり、保護膜PSV、PSV2のいずれにも開口部が形成され、かつ保護膜PSV2の開口部の側壁は該保護膜PSVの側壁を被うようにして形成されている。

[0101]

実施例5.

図8は、本発明による液晶表示装置の他の実施例を示す構成図で、図6に対応した図となっている。

同図は、保護膜PSVに開口部が設けられ、保護膜PSV2には開口部が設けられていない構成となっている。

[0102]

実施例6.

図9は、本発明による液晶表示装置の他の実施例を示す構成図で、図6に対応 した図となっている。

同図は、保護膜PSV、PSV2のいずれもが開口部が設けられた構成となっており、その開口部の側壁には該保護膜PSV、PSV2の断層が目視されるようになっている。

[0103]

実施例7.

上述した各実施例では、反射電極を兼ねる画素電極PX2は、その平面領域内 に開口を形成したパターンとして形成されたものである。このようにした場合、 該画素電極PX2の線幅が狭い部分で断線が生じた場合でも電気的に分断される ことを回避できる効果を有する。

[0104]

しかし、これに限らす、たとえば図10(a)、(b)のそれぞれに示すように、前記画素電極の辺の一部を切り欠いたパターンとして形成するようにしてもよいことはもちろんである。

[0105]

このようにした場合、該画素電極PX2の線幅が狭い部分においても上述した 実施例の場合よりも太く形成でき、断線の生じる確率を低く抑えることができる

[0106]

また、上述した各実施例では、画素電極を一端子とする容量素子の他の端子を ゲート信号線としたものである。しかし、該ゲート信号線とは別個にたとえば容 量素子線を画素領域内に形成し、この容量素子線と該画素電極との間に容量素子 を形成する構成のものにも適用できることはいうまでもない。

[0107]

この場合、容量素子線は、ゲート信号線とほぼ平行に形成されるのが通常であり、電気的な機能が該ゲート信号線と異なるのみで層構造等の他の構成はまった く同様となるから、そのまま本発明を適用することができる。

[0108]

【発明の効果】

以上説明したことから明らかなように、本発明による液晶表示装置によれば、 光反射モードの際に生じるコントラストの低減を大幅に抑制できるようになる。

【図面の簡単な説明】

【図1】

本発明による液晶表示装置の画素の一実施例を示す平面図である。

【図2】

本発明による液晶表示装置の一実施例を示す透過回路図である。

【図3】

図1のIII-III線における断面図である。

#### 【図4】

本発明による液晶表示装置の製造方法の一実施例を示す工程図である。

【図5】

本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図6】

本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図7】

本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図8】

本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図9】

本発明による液晶表示装置の画素の他の実施例を示す断面図である。

【図10】

本発明による液晶表示装置の反射電極を兼ねる画素電極の他の実施例を示す断面図である。


【符号の説明】


SUB1、SUB2…透明基板、GL…ゲート信号線、DL…ドレイン信号線、PX1…画素電極(透光性)、PX2…画素電極(反射電極)、TFT…薄膜トランジスタ、Cadd…容量素子、CT…対向電極。


【書類名】 図面

【図1】


### 図 1









【図3】




【図4】




【図5】




【図6】







【図8】



【図9】



## 図10



【書類名】

要約書

【要約】

【課題】 光反射モードの際に生じるコントラストの低減を大幅に抑制する。

【解決手段】 液晶を介して対向配置される基板のうち一方の基板の液晶側の面 に光反射部と光透過部に区分された画素領域を備え、

この画素領域には、その光反射部と光透過部に形成された透光性の第1画素電極と、前記光反射部の大部分に形成された材料層と、前記光透過部に開口が形成された絶縁層と、前記光反射部に形成された反射膜を兼ねる第2画素電極とが順次積層されて形成されている

【選択図】

図 1

#### 認定・付加情報

特許出願の番号

特願2001-113730

受付番号

50100539252

書類名

特許願

担当官

第二担当上席

0091

作成日

平成13年 4月13日

<認定情報・付加情報>

【提出日】

平成13年 4月12日

#### 出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所